|
20.07.2026 17:51 Uhr |
Microsoft kauft neue Prozessoren, KI-Beschleuniger und Netzwerk-Hardware von AMD, um mit dessen Helios-Design neue Server zu bauen. Zum Einsatz kommen Epyc-CPUs mit Zen-6-Architektur (Codename Venice) sowie Instinct MI455X, gepaart mit Data Processing Units (DPU) der zugekauften Firma Pensando. Software-seitig soll AMDs ROCm die komplette Hardware ansprechen.
Helios ist ein offenes Serverdesign des Open Compute Project (OCP); AMD hat sich konkret für den Standard Open Rack Wide (ORW) entschieden. Die Firma macht damit Nvidias NVL72-Racks Konkurrenz, die dieses Jahr mit Vera-Prozessoren und Rubin-GPUs starten. Anders als Nvidia baut AMD aber nicht den kompletten Server selbst, sondern verkauft die notwendigen Chips und Boards, woraufhin Abnehmer die Helios-Server fertigen.
Ein Detail sticht in der Ankündigung heraus: Die Auslieferung soll im zweiten Halbjahr 2026 beginnen. AMD widerspricht damit Spekulationen über eine Verschiebung ins Jahr 2027, zumindest bei KI-Rechenzentren. Für Desktop-PCs und Notebooks kommen wahrscheinlich erst 2027 neue Prozessoren und Grafikkarten.
Microsoft bewirbt die Helios-Server für KI-Inferenz-Workloads, also zum Ausführen fertig trainierter KI-Modelle. Die KI-Beschleuniger eignen sich allerdings auch fürs Training. „Bei der Azure-Bereitstellung wird Helios für Inferenz-Workloads eingesetzt, die Frontier-Modelle, Azure-KI-Dienste und Kundenanwendungen umfassen“, heißt es in der Ankündigung.
Über den Umfang des Deals schweigen sich AMD und Microsoft aus. Ebenso beim Umfang der zwei neuen AMD-CPU-Instanzen in der Azure-Cloud, HDv2 und HXv2.
HDv2 ist für die Orchestrierung von KI-Agenten und Datenverarbeitung gedacht. Eine virtuelle Maschine umfasst laut Blog-Beitrag „beinahe“ 500 physische CPU-Kerne, 4 TByte RAM, 32 TByte SSD-Speicher und 400-Gigabit-Netzwerk. Vermutlich arbeiten hier zwei Prozessoren mit je 256 platzoptimierten Zen-6c-Kernen im Tandem.
HXv2 beweist, dass mit Venice wieder eine Serverprozessor-Generation zusätzlichen Level-3-Cache (3D-V-Cache) in Form von Stapelchips erhält. Mit Turin (Zen 5) hat AMD eine entsprechende Serie ausgelassen. Die Instanzen sind für Workloads mit hoher Rechenleistung pro CPU-Kern gedacht. Neben dem Zusatz-Cache liegen hier besonders hohe CPU-Taktfrequenzen von „mehr als 5 GHz“ an. Eine Instanz kommt auf 176 Zen-6-Kerne mit wahlweise 2 oder 4 TByte RAM.
Als Einsatzgebiete nennen AMD und Microsoft wissenschaftliche Simulationen, Analysen und konkret computergestützte Chipdesigns, etwa zur Entwicklung neuer KI-Beschleuniger.
(mma)